當前，日漸精細的半導體工藝使得晶體管尺寸越來越小，因而器件的信號跳變沿也就越來越快，從而導致高速數字電路系統設計領域信號完整性問題以及電磁兼容性方面的問題日趨嚴重。信號完整性問題主要包括傳輸線效應，如反射、時延、振鈴、信號的過沖與下沖以及信號之間的串擾等，其中信號串擾為復雜，涉及因素多、計算復雜而難以控制。所以今天的電子產品設計迫切需要區別于傳統設計環境、設計流程和設計方法的全新思路、流程、方法和技術。

　　

　　EDA技術已經研發出一整套高速PCB和電路板級系統的設計分析工具和方法學，這些技術涵蓋高速電路設計分析的方方面面：靜態時序分析、信號完整性分析、EMI/EMC設計、地彈反射分析、功率分析以及高速布線器。同時還包括信號完整性驗證和Sign-Off，設計空間探測、互聯規劃、電氣規則約束的互聯綜合，以及專家系統等技術方法的提出也為高效率更好地解決信號完整性問題提供了可能。

　　

　　串擾控制的信號完整性設計

　　

　　高速PCB設計規則通常分兩種：物理規則和電氣規則。所謂物理規則是指設計工程師指定基于物理尺寸的某些設計規則，比如線寬為4Mil，線與線之間的間距為4Mil，平行走線長度為4Mil等。而電氣規則是指有關電特性或者電性能方面的設計規則，如布線延時控制在1ns到2ns之間，某一個PCB線上的串擾總量小于70mV等等。

　　

　　定義清楚了物理規則和電氣規則就可以進一步探討高速布線器。目前市場上基于物理規則(物理規則驅動)的高速布線器有AutoActive RE布線器、CCT布線器、BlazeRouter布線器和Router Editor布線器，實際上這些布線器都是物理規則驅動的自動布線器，也就是說這些布線器只能夠自動滿足設計工程師指定的物理尺寸方面的要求，而并不能夠直接受高速電氣規則所驅動。

　　

　　電氣規則直接驅動的高速布線器對于確保高速設計信號完整性來說非常重要，設計工程師總是先得到電氣規則而且設計規范也是電氣規則，換句話說我們的設計終必須滿足的是電氣規則而不是物理規則，終的物理設計實現滿足設計的電氣規則要求才是本質的。物理規則僅僅是元器件廠商或者是設計工程師自己對電氣規則作的一種轉換，我們總是期望這種轉換是對等的，是一一對應的。而實際情況并非如此。

　　

　　以采用LVDS芯片來完成高速率(高達777.76Mbps)、長距離(長達100M)的數據傳輸為例，由于LVDS技術的信號擺幅是350mV，那么通常的設計規范總是要求信號線上總的串擾值應該小于等于信號擺幅的20%，也就是串擾的總量大為350mV×20%=70mV，這就是電氣規則，其中20%的百分比取決于LVDS的噪聲容限。

　　

　　對于IS_Synthesizer來說，設計工程師只要指定該LVDS信號線上的串擾值大小，布線時就能夠自動調整和細化來確保滿足電性能方面的要求，在布線過程中會自動考慮周圍所有信號線對該LVDS信號的影響。而對基于物理規則驅動的布線器來說，首先需要進行一些假想的分析和考慮，設計工程師總是認為信號之間的串擾僅僅取決于平行信號之間并行走線的長度，所以可以在高速電路設計的前端環境中做一些假想的分析，比如可以假定并行走線的長度是2.5mil，然后分析它們之間的串擾，這個值可能并不是70mV，但是可以根據得到的結論來進一步調整并行走線的長度，假如恰好當并行走線的長度是某一個確定的值如7mil時信號之間的串擾值基本上就是70mV，那么設計工程師就認為只要保證差分線對并行走線的長度控制在7mil范圍以內就能夠滿足這樣的電氣特性要求(信號串擾值控制在70mV以內)，于是在實際的物理PCB布局布線時設計工程師就得到了這樣一個高速PCB設計的物理規則，常規的高速布線器都可以確保滿足這種物理尺寸方面的要求。